VHDL波形仿真有关问题

VHDL波形仿真问题
在VHDL波形功能仿真时，怎样才能设置出占空比不同的波形，注意是在一个波上面。][/img]，
希望大家多多帮忙啊

------解决方案--------------------
神马意思？你想产生一个时钟，用这个时钟驱动器他电路吗？
------解决方案--------------------
好久没玩了，搜了半天才找到。

Assembly code

`timescale 1ns/100ps

module counter_tb;

reg        clk;
reg        rst_n;
wire [3:0] cnt;

parameter PERIOD = 20; 

counter counter (
.CLK(clk),
.RST_N(rst_n),
.CNT(cnt)
);
 
initial begin
#0 clk   = 1'b0;
rst_n = 1'b0;
#5 rst_n = 1'b1;
end
 
// 50MHz
always #(PERIOD/2) clk = ~clk;
 
endmodule

VHDL波形仿真有关问题

相关推荐