内存为什么不做成CPU的那种封装？该如何解决
内存为什么不做成CPU的那种封装？
就是为什么要经过一个电路板？成本问题么？CPU的那种封装很贵么？不过貌似笔记本上的内存就是类似CPU的封装。还有为什么要弄那么多个内存颗粒？直接封装到一个IC中不行么？
------解决方案--------------------
最主要的原因：分开做，用户可选的组合很多。有人2G内存就够用，有人要16G，把RAM都画到板子上，出厂时每块板子到底焊不焊满24GB？不焊满的焊几片？各种不同容量的主板每例生产多少块？
用多个小容量内存颗粒制作单个内存条有部分原因与上述原因类似。
其次，内存除了容量参数之外还有频率、延迟等参数。内存颗粒也不是只有一家在生产，品质良莠不齐，把选择的余地留给用户更好。
还有温度问题，在一个特定的时代，特定容量的内存在特定频率下的热耗散有一个下限。单位面积晶圆的存储密度也有极限。太小的封装塞不进这么大的容量，过小的封装顶面积在自然风冷条件下也无法及时排出积蓄的热量。
关于合并封装，除了前面说过的组合多样化考虑之外，还有最基本的几何距离问题。6个内存插槽的面积和6片双面内存条平铺的面积可不是一两倍的差距，主板是单面布局元件的。LZ提到CPU封装，CPU的角色决定了它的不同区片引脚定义可以针对主板布局进行优化布局，用于连接不同总线的针脚集中排列在不同的区域。通常CPU一侧的针脚不用绕出大老远去和另一侧的针脚一起组成总线，因此不用过多考虑走线长度。
而把多片内存颗粒的晶圆集成在一片晶圆上，首先要考虑这个外部封装到底做成狭窄的长方形还是正方形。内存插槽的引脚在一条狭长的直线上分布，长方形有利于缩短IC与金手指间的走线长度。而对于封装内部的晶圆，正方形的外形更有利于缩短走线长度。IC体积太大，晶圆内部的layout与IC外部的布线都会因为距离跨度大而出现长短差距过大的情况。高速总线需要等长布线的，最远的一个引脚决定了其它的引脚为了迁就它，走线都要用蛇形线增加信号延迟。大封装带来的后果就是无用的信号延迟增加。
使用PCB作为内存条的载体还增大了发热器件的表面积，有助于利用机箱内的风道散热。
别忘了芯片还有报废率。如果一个颗粒容量128KB，卖1美金（打比方）；16片这样的晶圆集成起来做成一片2GB的颗粒，卖18美金。同等生产工艺下集成度越高报废率也越高。小容量的废一片损失近1美金，大容量的废一片近18美金就没了。还有维修呢？把所有的鸡蛋都装在一个篮子里不是个好主意，除非杂技耍得好。
最后再回答LZ关于封装成本的问题。其实CPU内部也是有PCB基材的，多的有8层以上，那都是钱。主板上的CPU座也是成本。我估计LZ想说的是BGA封装，其实如果把高集成度的内存颗粒做成大号BGA封装焊接在内存PCB上，成本也比现有架构要贵。焊球的圈数多了，布通这块板子要用到的内电层数也越多。每多两层铜，板子成本都要高出不少。大个头的IC回流焊受热是否均匀？量产报废率如何？综合考虑还是小个头的IC好伺候。
未来随着技术不断进步，有了更高密度，更高效率的半导体技术后，单片存储颗粒的集成度会进一步提高，但整体格局仍然需要考虑上述诸多因素。
就是为什么要经过一个电路板？成本问题么？CPU的那种封装很贵么？不过貌似笔记本上的内存就是类似CPU的封装。还有为什么要弄那么多个内存颗粒？直接封装到一个IC中不行么？
------解决方案--------------------
最主要的原因：分开做，用户可选的组合很多。有人2G内存就够用，有人要16G，把RAM都画到板子上，出厂时每块板子到底焊不焊满24GB？不焊满的焊几片？各种不同容量的主板每例生产多少块？
用多个小容量内存颗粒制作单个内存条有部分原因与上述原因类似。
其次，内存除了容量参数之外还有频率、延迟等参数。内存颗粒也不是只有一家在生产，品质良莠不齐，把选择的余地留给用户更好。
还有温度问题，在一个特定的时代，特定容量的内存在特定频率下的热耗散有一个下限。单位面积晶圆的存储密度也有极限。太小的封装塞不进这么大的容量，过小的封装顶面积在自然风冷条件下也无法及时排出积蓄的热量。
关于合并封装，除了前面说过的组合多样化考虑之外，还有最基本的几何距离问题。6个内存插槽的面积和6片双面内存条平铺的面积可不是一两倍的差距，主板是单面布局元件的。LZ提到CPU封装，CPU的角色决定了它的不同区片引脚定义可以针对主板布局进行优化布局，用于连接不同总线的针脚集中排列在不同的区域。通常CPU一侧的针脚不用绕出大老远去和另一侧的针脚一起组成总线，因此不用过多考虑走线长度。
而把多片内存颗粒的晶圆集成在一片晶圆上，首先要考虑这个外部封装到底做成狭窄的长方形还是正方形。内存插槽的引脚在一条狭长的直线上分布，长方形有利于缩短IC与金手指间的走线长度。而对于封装内部的晶圆，正方形的外形更有利于缩短走线长度。IC体积太大，晶圆内部的layout与IC外部的布线都会因为距离跨度大而出现长短差距过大的情况。高速总线需要等长布线的，最远的一个引脚决定了其它的引脚为了迁就它，走线都要用蛇形线增加信号延迟。大封装带来的后果就是无用的信号延迟增加。
使用PCB作为内存条的载体还增大了发热器件的表面积，有助于利用机箱内的风道散热。
别忘了芯片还有报废率。如果一个颗粒容量128KB，卖1美金（打比方）；16片这样的晶圆集成起来做成一片2GB的颗粒，卖18美金。同等生产工艺下集成度越高报废率也越高。小容量的废一片损失近1美金，大容量的废一片近18美金就没了。还有维修呢？把所有的鸡蛋都装在一个篮子里不是个好主意，除非杂技耍得好。
最后再回答LZ关于封装成本的问题。其实CPU内部也是有PCB基材的，多的有8层以上，那都是钱。主板上的CPU座也是成本。我估计LZ想说的是BGA封装，其实如果把高集成度的内存颗粒做成大号BGA封装焊接在内存PCB上，成本也比现有架构要贵。焊球的圈数多了，布通这块板子要用到的内电层数也越多。每多两层铜，板子成本都要高出不少。大个头的IC回流焊受热是否均匀？量产报废率如何？综合考虑还是小个头的IC好伺候。
未来随着技术不断进步，有了更高密度，更高效率的半导体技术后，单片存储颗粒的集成度会进一步提高，但整体格局仍然需要考虑上述诸多因素。