模拟IC芯片设计开发的流程
模拟IC芯片设计开发的流程
IC的设计,模拟和数字, 还有混合IC,
一个IC芯片的设计开发大致包括如下步骤.
1.
一样IC产品, 投入巨大, 没有巨大的潜在市场或者收益回报, 是很难想象的. 这就要求公司的决策者要有超前的眼光, 发掘潜在的应用点, 比如3G商业化进程中, 手机终端的功能不断的挖掘, 08年下期, 手机终端开始集成CMMB数字电视的功能. 如果设计公司早期能在这方面(DVB, ASTC等)积累一定的经验,则可以在国内的行业中领先一步.
2.
根据用途范围不通, 规格肯定不通, 比如车载的和一般家用的, 还有军用的, 各个用途对IC的耐性能度都不通, 像ESD耐压, 温度变化等. 当然最重要的,还是根据协议标准来制定IC产品的规格, 比如GSM中频处 LPF的cut-off量好像要达到50dBc以上, 另外数字移动电视如果是OFDM的64QAM变调的话, 则一般要求PLL的位相噪音积分值要在1degrms以下.
3.
根据成本, 工艺, 设计难易度, 人力等, 来确定到底是采用哪种结构,
每种架构都有其优缺点, 比如零中频接收器, mixer不用考虑, 镜像干扰, 不需要LPF, 设计难度降低, 但是同时也面临了, DC offset的问题, 用DC server电路经过设当的设计可以解决问题, 但是挑战性较大.
中频, lower-IF, Zero-IF, 还有mixer up-down形式, 需要根据具体的应用, 来确定最佳的结构.
4.
根据公司现有人力,物力资源, 项目管理者制定好各block具体设计目标后, member同时进行设计. 项目管理者必须对系统性能有充分的熟悉程度, 并且要使各单元电路分配到合理的设计目标, 比如VGA的话, 同时要求很高的P1dB, 功耗要求的话, 是很难的设计课题. (模拟设计的折衷, 最普遍也是最难得问题), 又比如VCO, 一般相位噪音和Kv(电调速度?)是折衷的关系的, 所以相位噪音要求高的时候, 一般都牺牲面积和功耗, 同时是Kv保持一定的值, 来满足相位噪音的高要求.
个别block电路设计, 在要求设计者一定的经验水平的基础上, 一般选用有常用的结构, 采用新颖的结构的时候, 特别要注意对其元件参数变动, 温度, 电压变动的sim(corner simulation).
5 layout设计
这时候, 基本要确定了IC的pin数目, 封装PKG的类型(这也是需要项目管理者确定的), 然后layout设计者可以根据pin的配置, 来确定block的位置, 这里关于个别block设计,
主要有差分信号的地方要对称配置, 信号线, gnd, 电源line要合理配置等, 这里主要谈一下总的layout设计.
1)
2)
3)
4)
5.
这里根据CAD资源, 每个block的back annotation sim是必不可少的, block串接起来, 局部系统的仿真现在随着cad tool的发展也可以实现了, 比如用agilent 的Goldengate 小信号高速仿真器, 大大提高仿真时间, 提高设计精度.
6.
流片这里不具体讲了, 一般component的变化浮动都已经考虑进设计过程了.
关于封装, 如果是高功耗的IC, 则一定要进行热阻抗测试, 关于热阻抗, 以后我再具体谈一下, 对于一些小的封装公司, 热阻抗的测试往往不是很完善, 这最终可能会导致使用保存温度范围的要求达不到规格.
7.
测试包括block测试, 系统测试, esd, 选别测试等多项目. 每个环节都很重要,
第一次流片的话, 测试越具体, 则会发现越多的曾在设计中没有考虑的东西, 比如设计的时候block设计, 只考虑了p1db, IP3等, 其实比如数字电视接收IC, 还有考虑CTO, CBO等参数, 还有附近频带的干扰, 比如模拟电视信号的干扰等等
另外测试的时候, 如果PCB板也是自己设计的话, 这里我也谈谈自己的一些感受. 用protel, allegro等带drc check的软件要比autocad来的强. 主要电压线设计成可以分离的那种类型, 尽量避免平行临近走线. 在关键部位, 多考虑设计些预备pad, 增加测试的灵活度.
在这里我只是最简单的谈谈我对IC产品开发的认识, 所列的各个环节最关键的部分.
以后有时间逐步再详细讨论一下各部分和细节的部分.