FPGA测频不准，对系统时钟的计数少几十
问题描述：
FPGA采取等精度测量，当对待测信号fx_cnt计数10000次时停止对系统时钟fs_cnt的计数，将计数值传给单片机，让单片机计算最终频率
fx_clk=fx_cnt*100,000,000/fs_cnt
100M是调用FPGA锁相环生成的时钟。
当我把fx和fs计数值显示在单片机LCD上时发现
fx确实计数一万次，但是fs的计数会少很多（输入fx低时少记100多次），最后算得的待测频率误差很大只能精确到k。
望大佬求解
答
一般普通的晶体振荡器的精度在 50~100ppm,(百万分之一)，按50ppm算
100MHz误差为+/-5000Hz
100000000*50/1000000=5000Hz
你的测量精度在1000Hz,不错了