Verilog HDL编写一个组合逻辑电路模块
问题描述：
用Verilog HDL编写一个组合逻辑电路模块完成以下功能：
该模块一个4位输入信号 ???????????????????? ????: ???? ????????????
输出信号 ???????????????????????? ????: ???? ???????????????? 给出 ????????????/???? (除3的上取整)。
答
你好，我是有问必答小助手，非常抱歉，本次您提出的有问必答问题，技术专家团超时未为您做出解答
本次提问扣除的有问必答次数，将会以问答VIP体验卡（1次有问必答机会、商城购买实体图书享受95折优惠）的形式为您补发到账户。
因为有问必答VIP体验卡有效期仅有1天，您在需要使用的时候【私信】联系我，我会为您补发。